Числове моделювання параметрів FinFET транзисторів

Автори І.П. Бурик1 , А.О. Головня1, М.М. Іващенко1 , Л.В. Однодворець2
Приналежність

1Конотопський інститут Сумського державного університету, пр. Миру, 24, 41615 Конотоп, Україна

2Сумський державний університет, вул. Римського-Корсакова, 2, 40007 Суми, Україна

Е-mail
Випуск Том 12, Рік 2020, Номер 3
Дати Одержано 03 лютого 2020; у відредагованій формі 15 червня 2020; опубліковано online 25 червня 2020
Посилання І.П. Бурик, А.О. Головня, М.М. Іващенко, Л.В. Однодворець, Ж. нано- електрон. фіз. 12 № 3, 03005 (2020)
DOI https://doi.org/10.21272/jnep.12(3).03005
PACS Number(s) 85.30.De, 85.30.Tv, 73.40.Qv
Ключові слова SOI TG FinFET, Короткоканальні ефекти (5) , Ефективна робота виходу, Порогова напруга (4) , High-k діелектрик (4) .
Анотація

Комплементарні польові метал-окисел-напівпровідник (МОН) транзистори з високою стабільністю параметрів та низьким енергоспоживанням використовуються як джерела живлення, підсилювачі, перетворювачі частоти в сенсорах та електронному обладнанні, а також як високочастотні комутаційні генератори та модулятори в медичних приладах для високочастотного і ультразвукового зварювання біологічних тканин. У роботі наведені результати 3D-числового моделювання p- та n-типів транзисторів SOI TG FinFET. Побудовано вольт-амперні характеристики, розраховані допустимі величини сили струму витоку та порогової напруги n- та p- транзисторів з електродами затвору на основі плівкових систем з ефективними роботами виходу 4,40 еВ і 4,85 еВ. Реалізація мультизатворних плівкових електродів на основі Ni і Ta має важливе значення для цифрового проектування надвеликих інтегральних схем. Результати моделювання дозволили визначити допустимі значення допорогового розкиду, зниження бар'єру, спричинене стоком, силу струму витоку та коефіцієнт Ion/Ioff. Основою проектування транзисторних структур є вивчення робочих параметрів транзистора у відкритому стані та геометричних розмірів окремих структурних елементів. Результати моделювання можуть бути використані для проектування 3D-транзисторів CMOS.

Перелік посилань