Автори | Yasir Hashim1, Waheb A. Jabbar2 |
Афіліація |
1Department of Computer Engineering, Tishk International University (TIU), Erbil, Iraq 2Faculty of Electrical and Electronics Engineering Technology, Universiti Malaysia Pahang (UMP), Malaysia |
Е-mail | yasir.hashim@ieee.org |
Випуск | Том 12, Рік 2020, Номер 5 |
Дати | Одержано 27 червня 2020; у відредагованій формі 15 жовтня 2020; опубліковано online 25 жовтня 2020 |
Цитування | Yasir Hashim, Waheb A. Jabbar, Ж. нано- електрон. фіз. 12 № 5, 05020 (2020) |
DOI | https://doi.org/10.21272/jnep.12(5).05020 |
PACS Number(s) | 62.23.Hj, 87.85.Dh |
Ключові слова | MS Word, SRAM (4) , SiNWT (2) , Нанодріт (8) , N-MOS, Комірка пам'яті. |
Анотація |
У сучасних технологіях первинною структурою пам'яті, яка широко використовується у багатьох додатках цифрових схем, є 6T бітова комірка із статичною оперативною пам'яттю (SRAM). Основною причиною мінімізації бітової комірки пам'яті до нанорозмірів є забезпечення інтегральних мікросхем SRAM найбільш можливим обсягом пам'яті на одну мікросхему, а основною частиною 6T бітової комірки із SRAM є MOSFET. Однією з нових структур MOSFET, які долають звичайні проблеми структури MOSFET при мінімізації до нанорозмірів, є кремнієвий нанодротовий транзистор (SiNWT). Це дослідження є першим, що вивчає та оптимізує співвідношення нанодротів драйвера та навантаження (KD/KL) для шести n-канальної бітової комірки із SRAM на основі SiNWT. Засіб моделювання MuGFET був використаний для розрахунку вихідних характеристик кожного транзистора окремо, а потім ці характеристики були реалізовані в програмному забезпеченні MATLAB для отримання кінцевих статичних характеристик 6Т бітової комірки із SRAM. Обговорено оптимізацію співвідношення нанодротів драйвера та навантаження нанорозмірної бітової комірки із SRAM на основі SiNWT n типу. У роботі оптимізація співвідношення KD/KL буде сильно залежати від напруги перегину та високих і низьких допустимих рівнів шумів (NMs) характеристик. Покращення NMs характеристик було здійснено за рахунок збільшення струму стоку (Ids) драйверного транзистора. Крім того, оптимізація в принципі буде залежати від того, чи є NMs рівними та високими, а напруга перегину (Vinf) наближається до значень Vdd/2, наскільки це можливо. Ці принципи використовувались як обмежувальні фактори для оптимізації. Результати показують, що оптимізація сильно залежить від співвідношення нанодротів, а найкращим співвідношенням було виявлено KD/KL = 4. Збільшення KD/KL призводить до постійного збільшення NMH, прийнятного NML та низького процентного приросту споживання статичної енергії (ΔP %) при KD/KL = 4. |
Перелік цитувань |