Автори | Anirban Banerjee, Vikash Prasad, Debaprasad Das |
Афіліація |
Department of Electronics and Communication Engineering, Assam University, Silchar, India |
Е-mail | dasdebaprasad@yahoo.com |
Випуск | Том 11, Рік 2019, Номер 4 |
Дати | Одержано 12 квітня 2019; у відредагованій формі 01 серпня 2019; опубліковано online 22 серпня 2019 |
Цитування | Anirban Banerjee, Vikash Prasad, Debaprasad Das, Ж. нано- електрон. фіз. 11 № 4, 04011 (2019) |
DOI | https://doi.org/10.21272/jnep.11(4).04011 |
PACS Number(s) | 85.30.Tv |
Ключові слова | CNTFET (9) , MVL, Трирівневий, D-тригер, Час насичення та утримання. |
Анотація |
Інтегральні мікросхеми базуються на використанні бінарної логіки. Однак останні два десятиліття складність мікросхем невпинно зростала. Це призвело до великої площі чіпів через велику кількість з'єднань. Отже, великі паразитні ємності, пов'язані з взаємозв'язками, зменшили швидкість і збільшили розсіювання потужності. Ці проблеми можна подолати за допомогою багатозначної логіки (MVL). Для проектування цифрових схем на основі MVL необхідно контролювати порогову напругу пристроїв в залежності від логічних рівнів. Польовий транзистор з вуглецевих нанотрубок (CNTFET) є одним з таких пристроїв, який підходить для схем MVL, оскільки порогову напругу CNTFET можна легко контролювати шляхом зміни діаметра вуглецевих нанотрубок (CNTs). Діаметр вуглецевої нанотрубки (CNT) контролюється зміною її хіральності. Трирівнева логіка має три логічних рівня і є однією з перспективних багатозначних логік. У даній роботі ми розробили D-тригер на основі трирівневої логіки на базі CNTFET. Охарактеризовано часи встановлення та утримання D-тригеру. Проаналізовано також час затримки і потужність. |
Перелік цитувань |