| Автори | Divya1 , N. Goel1, S. Bhatia2, R.K. Yadav1 |
| Афіліація |
1Department of ECE, Raj Kumar Goel Institute of Technology Ghaziabad, Uttar Pradesh, India 2Department of Computer Science and Engineering, Galgotias University, Greater Noida, Uttar Pradesh, India |
| Е-mail | nehagfec@rkgit.edu.in |
| Випуск | Том 18, Рік 2026, Номер 1 |
| Дати | Одержано 15 грудня 2025; у відредагованій формі 20 лютого 2026; опубліковано online 25 лютого 2026 |
| Цитування | Divya, N. Goel, S. Bhatia, R.K. Yadav, Ж. нано- електрон. фіз. 18 № 1, 01036 (2026) |
| DOI | https://doi.org/10.21272/jnep.18(1).01036 |
| PACS Number(s) | 85.40._e |
| Ключові слова | CMOS SRAMs, Підсилювач зчитування, Бітова лінія, Режим напруги, Режим струму. |
| Анотація |
Підсилювачі зчитування відіграють важливу роль в процесі зчитуванні даних, які зберігаються в біті пам'яті. Їх продуктивність впливає на споживання енергії та швидкість ядра пам'яті. Для більшої продуктивності необхідні аналіз різних підсилювачів зчитування. Представлено проектування та експериментальне кількісне дослідження підсилювача зчитування в режимі напруги та струму для SRAM. У цій статті представлено порівняльний аналіз результатів досліджень для різних підсилювачів зчитування напруги та струму. Мета досліджєння полягала у моделюванні підсилювача зчитування в режимі напруги та струму, а також порівняння для аналізу продуктивності таких параметрів, як потужність та енергія. Інструментом для моделювання є LT-spice з використанням технології 180 нм.Kлючові слова: CMOS SRAMs, Підсилювач зчитування, Бітова лінія, Режим напруги, Режим струму. |
|
Перелік посилань |